## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-351976

(43)Date of publication of application: 21.12.2001

(51)Int.Cl.

H01L 21/768 H01L 21/28 H01L 21/316 H01L 21/3205

(21)Application number: 2001-117668

(22)Date of filing:

17.04.2001

(71)Applicant:

INTERNATL BUSINESS MACH CORP <IBM>

(72)Inventor:

DALTON TIMOTHY J **CHRISTOPHER V JARNES** 

**JOYCE C RYUU** 

**PURUSHOTHAMAN SAMPATH** 

(30)Priority

Priority number: 2000 550943

Priority date: 17.04.2000


Priority country: US

# (54) METHOD FOR PROTECTING LOW-PERMITTIVITY LAYER ON SEMICONDUCTOR MATERIAL

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a permanent protection hard mask for protecting the dielectric characteristics of a main dielectric layer that has undesired low permittivity of a semiconductor device due to undesired increase in permittivity, undesired increase in current leakage, and a low device yield caused by surface scratch, when a continuous treatment processing is conducted.

SOLUTION: This protection hard mask has a one- or two-layer sacrificial hard mask that is especially effective, when interconnection structure such as a via opening and/or a line is formed between low-permittivity materials. while a final product is manufacture. The sacrificial and permanent hard masks are formed of the same precursor substance in a single process, where process conditions are changed for giving a film having different permittivity. Most preferably, dual damascene structure has three-layer hard masks 40, 50, and 60 that are formed on the inter-level dielectric with bulk low permittivity, before the interconnection structure of the inter-level dielectric is formed.



### **LEGAL STATUS**

[Date of request for examination]

17.04.2001

[Date of sending the examiner's decision of rejection]

05.07.2005

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

BEST AVAILABLE COPY

### (19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-351976 (P2001-351976A)

(43)公開日 平成13年12月21日(2001.12.21)

(51) Int.Cl.7		識別記号	I	I			テーマコート*(参	考)
H01L	21/768		Н	01L	21/	28	L 4M10	4
	21/28 21/316 21/3205				21/316	M 5F03	3	
					21/90		V 5F058	
							С	
					21/	88	K	
				審査	請求	有	請求項の数30 OL (全 14	[頁]

(21)出願番号 特願2001-117668(P2001-117668)

(22)出願日 平成13年4月17日(2001.4.17)

(31)優先権主張番号 09/550943

(32) 優先日 平成12年4月17日(2000.4.17)

(33)優先権主張国 米国(US)

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレーション

INTERNATIONAL BUSIN ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(74)代理人 100086243

弁理士 坂口 博 (外2名)


最終頁に続く

## (54) 【発明の名称】 半導体材料上の低誘電率層を保護する方法

#### (57)【要約】

【課題】 誘電率の不所望な増大による半導体デバイスの不所望な低誘電率,不所望な電流漏洩の増大,および連続処理工程の際の表面スクラッチによる低いデバイス歩留まりを有する主誘電体層の誘電体特性を保護する永久的保護ハードマスクを提供する。

【解決手段】 保護ハードマスクは、最終製品を製造する際に、バイア開口および/またはラインのような相互接続構造が、低誘電率材料間に形成されるときに特に有効な1層または2層の犠牲的ハードマスクを備える。犠牲的ハードマスク層および永久的ハードマスク層は、プロセス条件が、異なる誘電率の膜を与えるために変化する単一工程で同一前駆物質から形成される。最も好適には、デュアルダマシン構造は、レベル間誘電体の相互接続構造を形成する前に、バルク低誘電率のレベル間誘電体上にそれぞれ形成される3層ハードマスク40,50,60を有する。



#### 【特許請求の範囲】

【請求項1】半導体材料上の低誘電率層を、半導体材料の処理の際に保護する方法であって、

半導体材料よりなる基板と、前記基板上に任意のエッチング停止層とを設ける工程と、

前記半導体材料上に、バルク低誘電率材料を付着する工 程と、

前記バルク低誘電率材料上に、低誘電率材料よりなる第 1のハードマスク層を付着する工程と、

前記第1のハードマスク層上に設けられる犠牲的な第2 のハードマスク層を付着する工程と、

前記半導体材料, 前記ハードマスク層, および前記バルク低誘電率材料を連続処理する工程と、

前記第2のハードマスク層を除去し、前記バルク低誘電率材料上の前記第1のハードマスク層を永久に残す工程とを含み、

前記第1のハードマスク層の材料が、前記バルク低誘電体材料を保護して、連続処理の際にその誘電率の変化を 実質的に防ぐようにする、方法。

【請求項2】第1のハードマスク層を付着する工程は、約2.5~8.0の誘電率を有する低誘電率材料を付着する工程を含む、請求項1に記載の方法。

【請求項3】前記第1および第2のハードマスク層を付着する工程は、シリコンナイトライド、シリコンカーバイド、アモルファス水素化シリコンカーバイド、シリコンカーバイドナイトライド、有機シリケートガラス、シリコンリッチオキサイド、二酸化シリコン、テトラエチルオルトシリケート、ホスホシリケート、有機シロキサンポリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シルセスキオキサンガラス、スピン30オンガラス、またはフッ素化シリケートガラスを付着する工程を含む、請求項2に記載の方法。

【請求項4】第1のハードマスク層を付着する工程は、約10~200nmの厚さを有する第1のハードマスク層を付着する工程を含む、請求項1に記載の方法。

【請求項5】犠牲的な第2のハードマスク層上に犠牲的な第3のハードマスク層を付着する工程をさらに含み、前記第3のハードマスク層は、連続処理の際に除去される、請求項1に記載の方法。

【請求項6】相互接続構造を作製する前記連続処理の工程は、ハードマスク層内およびバルク低誘電率材料内に、開口を形成する工程と、このような開口を金属で充填する工程とを含み、前記基板から前記第1のハードマスク層上の領域への導電接続部を作製する、請求項1に記載の方法。

【請求項7】前記相互接続構造内の過剰の金属を除去するための化学機械研磨工程をさらに含み、前記バルク低誘電率材料を、前記第1のハードマスク層によって、誘電率の不所望な増大、漏洩の不所望な増大、およびスクラッチングによる歩留まりの減少から保護する、請求項50

6に記載の方法。

【請求項8】前記第1および第2のハードマスク層を付着する工程は、1種類の前駆物質材料を用い、異なる誘電率を有する2つの膜を与えるために、付着条件を変える単一の付着工程を含む、請求項1に記載の方法。

2

【請求項9】前記半導体材料の連続処理工程の際、前記 バルク低誘電率材料は、露出されない、請求項1に記載 の方法。

【請求項10】前記バルク低誘電率材料内に、前記バルク低誘電率材料を、下部と上部とに分離する埋込みエッチング停止層を設ける工程をさらに含む、請求項1に記載の方法。

【請求項11】前記バルク低誘電率材料内に、埋込みエッチング停止層を設ける工程において、前記バルク低誘電率材料は、上部と異なる組成を有する下部を含む、請求項10に記載の方法。

【請求項12】相互接続構造を形成する方法であって、 半導体基板を設ける工程と、

前記半導体基板上に、バルク誘電体材料を付着する工程 と、

前記バルク誘電体材料の誘電率にほぼ同じ誘電率を有する第1のハードマスク層を付着する工程と、

前記第1のハードマスク層上に、第2のハードマスク層を付着する工程と、

前記第2のハードマスク層上に、第3のハードマスク層 を付着する工程と、

前記ハードマスク層および前記バルク誘電体材料を経る 1つ以上のバイアをエッチングする工程と、

前記バイアに導電材料を付着する工程と、

3 過剰の前記導電材料を、前記第3および第2のハードマスク層が同時に除去される化学機械平坦化によって除去する工程と、

第1のハードマスク層を残す工程とを含む、方法。

【請求項13】前記半導体基板と前記バルク誘電体材料との間にエッチング停止層を設ける工程をさらに含み、1つ以上のバイアをエッチングする際、前記エッチング停止層をエッチング除去する工程と、前記バイアに導電材料を付着する前に、前記バイアを洗浄する工程と含む、請求項12に記載の方法。

【請求項14】前記バルク誘電体材料内に埋込エッチング停止層を設ける工程をさらに含み、これにより、前記バルク誘電体材料を、下部と上部とに分離する、請求項12に記載の方法。

【請求項15】前記バルク低誘電率材料内に埋込エッチング停止層を設ける工程において、前記バルク低誘電率材料は、上部と異なる組成を有する下部を含む、請求項14に記載の方法。

【請求項16】前記バルク誘電率材料内に埋込エッチング停止層を設ける工程は、前記バルク誘電体材料を、下部と上部とに分離する工程を含み、前記上部は、前記下

部よりも厚く、1つ以上のバイアをエッチングする前記 工程は、前記バルク誘電体材料の上部内の1つ以上のバ イアを、前記埋込エッチング停止層までエッチングする 工程と、前記埋込エッチング停止層の一部を除去する工 程と、前記バルク誘電体材料の下部をエッチングする工 程とを含む、請求項14に記載の方法。

【請求項17】前記バイアに導電材料を付着する前記工程の前に、前記バイアに拡散バリア材料を付着する工程をさらに含む、請求項12に記載の方法。

【請求項18】前記第1,第2,および第3のハードマ 10 スク層を付着する前記工程は、前記ハードマスク層の誘 電率を変えるために、付着条件を変えながら、1種類の 前駆物質を用いるような単一の付着工程で行う、請求項 12に記載の方法。

【請求項19】前記ハードマスク層を経て、前記バルク 誘電体材料まで、1つ以上のラインをエッチングする工 程をさらに含む、請求項12に記載の方法。

【請求項20】バルク誘電体材料が、誘電率の不所望な変化から保護される中間半導体デバイスであって、 基板と、

前記基板上に設けられたバルク誘電体材料と、

前記バルク誘電体材料上に設けられ、前記バルク誘電体とほぼ同じ誘電率を有する第1のハードマスク層と、前記中間半道体デバイス内に担下接続機は大阪内で 2000

前記中間半導体デバイス内に相互接続構造を形成する際 に除去されるようにした第2のハードマスク層とを備え た、中間半導体デバイス。

【請求項21】前記第2のハードマスク層上に設けられた第3のハードマスク層をさらに備え、前記第3のハードマスク層が、前記中間半導体デバイス内に相互接続構造を形成する際に除去されるようにした、請求項20に記載の中間半導体デバイス。

【請求項22】前記基板と前記バルク誘電体材料との間に設けられたエッチング停止層をさらに備えた、請求項20に記載の中間半導体デバイス。

【請求項23】前記バルク誘電体材料を上部と下部とに 分離する埋込エッチング停止層をさらに備え、前記埋込 エッチング停止層が、前記バルク誘電体材料の連続エッ チングの際に、均一な深さを与えるようにした、請求項 20に記載の中間半導体デバイス。

【請求項24】相互接続構造を有する半導体基板であって、

基板と、

前記基板上に設けられたバルク誘電体材料と、

前記バルク誘電体材料を、連続処理の際の前記バルク誘電体材料の誘電率の不所望な変化から保護するために、前記バルク誘電体材料とほぼ同じ誘電率を有する材料よりなる第1のハードマスク層と、

前記第1のハードマスク層上の領域から、前記第1のハ 率を不所望に増大し、従って、デバイスの全有効誘電率 ードマスク層および前記バルク低誘電体材料内に形成さ を全体として増大させる処理条件にさらされる。化学機 れた開口を経て、前記基板内のコンタクトデバイスまで 50 械平坦化(CMP)によって相互接続を形成するために

延びる相互接続構造とを備えた、半導体基板。

【請求項25】前記ハードマスク層は、約2.5~約8.0の誘電率を有する、請求項24に記載の半導体基板。

4 .

【請求項26】前記ハードマスク層は、シリコンナイトライド、アモルファス水素化シリコンカーバイド、シリコンカーバイド、シリコンカーバイド、シリコンカーバイド、カ機シリケートガラス、シリコンリッチオキサイド、二酸化シリコン、テトラエチルオルトシリケート、ホスホシリケートガラス、有機シロキサンポリマー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シルセスキオキサンガラス、スピンオンガラス、またはフッ素化シリケートガラスを含む、請求項24に記載の半導体基板。

【請求項27】前記ハードマスク層は、約10~200 nmの厚さを有する、請求項24に記載の半導体基板。

【請求項28】第2のハードマスク層が、前記第1のハードマスク層上に付着され、前記第2のハードマスク層が、相互接続構造の形成の際に除去され、前記デバイス 内に前記第1のハードマスク層を永久に残す、請求項24に記載の半導体基板。

【請求項29】第2および第3のハードマスク層が、前記第1のハードマスク層上に付着され、前記第2および第3のハードマスク層は、前記相互接続構造の形成の際に除去され、前記デバイス内に前記第1のハードマスク層を永久に残す、請求項28に記載の半導体基板。

【請求項30】前記相互接続構造は、前記基板から前記第1のハードマスク層上の領域まで導電接続部を作製するために、前記ハードマスク層内および前記バルク低誘電率材料内に、金属で充填された開口を有する、請求項28に記載の半導体基板。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、全体的に減少した 誘電率を有する半導体デバイスと、デバイスのレベル間 誘電体材料を保護する一連のハードマスク層を用いてデ バイスを作製する方法とに関する。

[0002]

【従来の技術】半導体デバイスがフィーチャ・サイズを 減少するにつれて、ライン間のキャパシタンスが、問題 となる。半導体デバイスの金属ラインが、互いに益々近 接してパターニングされると、ライン間の容量性結合を 減少させるために、層間誘電体 (interlayer dielectri c; ILD) 材料の誘電率kを減少させる必要がある。 従って、できるだけ低い誘電率を有するILDを用いる のが好ましい。しかし、半導体デバイス内の相互接続の 形成の際には、望ましい低誘電率ILDでさえも、誘電 率を不所望に増大し、従って、デバイスの全有効誘電率 を全体として増大させる処理条件にさらされる。化学機 械平田化 (CMP) によって相互接続を形成するために

用いられる過剰の金属を除去する際には、CMPスラリ 一が、低誘電率ILDを汚染または劣化する。ハードマ スクおよびキャップの付着の際には、その付着プロセス が、低誘電率ILDを劣化させる。

【0003】ダマシン・プロセスは、複数のメタライゼ ーション層を接続するための相互接続構造を形成する方 法を提供する1つの手法である。典型的なシングルダマ シン・プロセスは、Веуегに発行された米国特許第 4,944,836号明細書に記載され、その内容は、 本明細書の内容に含まれる。導電ラインおよびスタッド 10 ・バイア金属コンタクトが同時に形成される、デュアル ダマシン・プロセスは、Chowに発行された米国特許 第4,789,648号明細書に記載され、その内容 は、本明細書の内容に含まれる。

【0004】ダマシン・プロセスの際、ILD上に低誘 電率有機シリケート(OSG)ハードマスクを付着する 従来の方法は、シラン (SiH.), メチルシラン (C H<sub>3</sub> S i H<sub>3</sub> ) , トリメチルシラン ( (C H<sub>3</sub> ) <sub>3</sub> S i H), またはテトラメチルシラン ((CH<sub>3</sub>), Si) のような反応性前駆物質または前駆物質の混合物と、N 2 O, O<sub>2</sub> , CO, CO<sub>2</sub> , またはH<sub>2</sub> Oのような酸化 剤とを用いる。しかし、これらの種から低誘電率ハード マスクを作製するのに必要とされるプラズマの反応性酸 素含有量は、バルク低誘電率ILD30を損傷するの に、ハードマスクとILDとの間の接着を損傷または劣 化するのに、あるいは、ナノガラス (Nanoglas s (登録商標) ; Allied Signal, Santa Clara, CA) のよ うなナノ多孔質(nanoporous)材料の孔内に 存在するクラッディング/パッシベーション層を変える のに十分である。

#### [0005]

【発明が解決しようとする課題】従来技術の問題点およ び欠点を考慮すると、本発明の目的は、半導体処理の際 に低誘電率ILDを保護し、形成されたデバイスの全有 効低誘電率を保持する方法を提供することにある。

【0006】本発明の他の目的は、低誘電率ILDが不 所望な誘電率の増大を受けない半導体デバイス内に、相 互接続構造を形成する方法を提供することにある。

【0007】本発明のさらに他の目的は、全有効低誘電 率を有する半導体デバイスを提供することにある。

【0008】本発明のまたさらに他の目的および利点 は、以下の詳細な説明により部分的に明らかになるであ ろう。

## [0009]

【課題を解決するための手段】上記のおよび他の目的お よび利点は、当業者は、本発明で実現されることが明ら かであろう。本発明の第1の態様は、半導体材料上の低 誘電率層を半導体材料の処理の際に保護する方法であっ て、この方法は、半導体材料よりなる基板と、任意に は、基板上にエッチング停止層とを設ける工程と、半導 50 1のハードマスク層上に第2のハードマスク層を付着す

体材料上にバルク低誘電率材料を付着する工程と、バル ク低誘電率材料上に低誘電率材料よりなる第1のハード マスク層を付着する工程と、第1のハードマスク層上に 設けられる犠牲的な第2のハードマスク層を付着する工 程と、半導体材料,ハードマスク層,およびバルク誘電 率材料を連続処理する工程と、第2のハードマスク層を 除去し、バルク誘電体材料上の第1のハードマスク層を 永久に残す工程とを含み、第1のハードマスク材料が、 バルク低誘電率材料を保護して、連続処理の際にその誘 電率の変化をほぼ防ぐようにする。

【0010】好適には、第1のハードマスク層を付着す る工程は、約2.5~8.0、好適には2.5~4.5 の誘電率を有する低誘電率材料を付着する工程を含む。 好適には、第1および第2のハードマスク層を付着する 工程は、シリコンナイトライド、シリコンカーバイド、 アモルファス水素化シリコンカーバイド、シリコンカー バイドナイトライド、有機シリケートガラス、シリコン リッチオキサイド、二酸化シリコン、テトラエチルオル トシリケート, ホスホシリケートガラス, 有機シロキサ ンポリマー、炭素ドープシリケートガラス、水素ドープ シリケートガラス、シルセスキオキサンガラス、スピン オンガラス、またはフッ素化シリケートガラスを付着す る工程を含む。

【0011】この態様の方法は、犠牲的な第2のハード マスク層上に犠牲的な第3のハードマスク層を付着する 工程をさらに含み、第3のハードマスク層は、連続処理 の際に除去される。好適には、相互接続構造を作製する 連続処理工程は、ハードマスク層内およびバルク誘電率 材料内に開口を形成する工程と、このような開口を、基 30 板から第1のハードマスク層上の領域への導電接続部を 作製するために、金属で充填する工程とを含む。化学機 械研磨は、相互接続構造内の過剰の金属を除去するため に用いられ、バルク低誘電率材料は、第1のハードマス ク層によって、不所望な誘電率の増大,不所望な漏洩の 増大,およびスクラッチングによる歩留まりの減少から 保護される。

【0012】第1および第2のハードマスク層を付着す る工程は、1種類の前駆物質材料を用い、異なる誘電率 を有する2つの膜を与えるために付着条件を変える単一 40 の付着工程とを含む。好適には、この態様は、バルク低 誘電率材料を、下部と上部とに分離する埋込みエッチン グ停止層をさらに含む。また、埋込みエッチング停止層 は、異なる2種類の材料よりなるバルク低誘電率材料を 分離することができる。

【0013】第2の態様では、本発明は、相互接続構造 を形成する方法を開示する。この方法は、半導体基板を 設ける工程と、半導体基板上にバルク誘電体材料を付着 する工程と、バルク誘電体材料の誘電率とほぼ同じ誘電 率を有する第1のハードマスク層を付着する工程と、第

る工程と、第2のハードマスク層上に第3のハードマス ク層を付着する工程と、ハードマスク層およびバルク誘 電体材料を経る1つ以上のバイアおよび/またはライン をエッチングする工程と、バイアに導電材料を付着する 工程と、第3および第2のハードマスク層が同時に除去 される化学機械平坦化によって過剰の導電材料を除去す る工程と、第1のハードマスク層を残す工程とを含む。

【0014】第3の態様では、本発明は、バルク誘電体 材料が、誘電率の不所望な変化から保護される中間半導 体デバイスを開示する。この中間半導体デバイスは、基 板と、基板上に設けられたバルク誘電体材料と、バルク 誘電体材料上に設けられ、バルク誘電体とほぼ同じ誘電 率を有する第1のハードマスク層と、第1のハードマス ク層上に設けられた第2のハードマスク層とを備え、第 2のハードマスク層は、中間半導体デバイス内に相互接 続構造を形成する際に除去されるようにしている。

【0015】中間半導体デバイスは、第2のハードマス ク層上に設けられた第3のハードマスク層をさらに備 え、第3のハードマスク層は、中間半導体デバイス内に 相互接続構造を形成する際に除去されるようにしてい る。任意には、中間半導体デバイスは、基板とバルク誘 電体材料との間に設けられたエッチング停止層、および /または、バルク誘電体材料を上部と下部とに分離する 埋込みエッチング停止層をさらに備え、埋込みエッチン グ停止層は、バルク誘電体材料の連続エッチングの際 に、均一な深さを与えるようにしている。

【0016】第4の態様では、本発明は、相互接続構造 を有する半導体基板を開示する。この半導体基板は、基 板と、基板上に付着されたバルク誘電体材料と、連続処 理の際、バルク誘電体材料を、バルク誘電体材料の誘電 率の不所望な変化から保護するために、バルク誘電体材 料とほぼ同じ誘電率を有する材料よりなるハードマスク 層と、ハードマスク層上の領域から、ハードマスク層お よびバルク低誘電率材料内に形成された開口を経て、基 板内のコンタクト・デバイスまで延びる相互接続構造と 備える。

#### [0017]

【発明の実施の形態】本発明の好適な実施例を説明する 際、図面の図1~図20を参照する。同じ参照番号は、 本発明の同じフィーチャを示す。本発明のフィーチャ は、必ずしも図面にスケール通りに示されていない。

【0018】本発明は、半導体デバイス内に望ましい低 誘電率を有する主誘電体層の誘電体特性を、連続処理工 程の際の誘電率の不所望な増大から保護する永久的な保 護ハードマスクを提供する。保護ハードマスクは、バイ ア開口のような相互接続構造が、最終製品を製造する際 に低誘電率材料内に形成される場合に特に有用である。 当業者は、本明細書の中で開示される前駆物質の流量と 電源とを用いて、本発明によって相互接続構造を形成す る適切なプロセス条件を与えることができる。

【0019】3層ハードマスクを有するデュアルダマシ ン構造を備えた本発明の第1の実施例を、図1~図10 に示す。シリコン半導体基板10は、例えば、好適に は、Santa Clara、CaliforniaのApplied Materialsによ って登録商標BLoKの下で販売されているアモルファ ス水素化シリコンカーバイドよりなるエッチング停止層 20をその上に付着させる。エッチング停止層20の厚 さは、好適には、約10~100nmであり、50nm の厚さがより好適である。エッチング停止層は、理想的 には、エッチング停止層であるのみならず、銅のような 連続相互接続材料に対する拡散バリアとしての組合わせ

特性を有している。

8

【0020】エッチング停止層20は、シリコンナイト ライド、シリコンカーバイドナイトライド、有機シリケ ートガラス(OSG), シリコンリッチオキサイド(S iRO),二酸化シリコン,有機シロキサンポリマー、 炭素または水素ドープのシリケートガラスまたはシルセ スキオキサンガラス、スピンオンガラス、フッ素化また は非フッ化シリケートガラス、またはエッチ停止材料で ある従来知られた材料を含むことができる。 基板10 お よびエッチング停止層20上には、約100~2000 nmの好適な厚さのバルク低誘電率レベル間誘電体材料 (バルク低誘電率 I L D) 30を付着している。バルク 低誘電率ILD30は、好適にはMidland、MichiganのD ow Chemicalにより登録商標SiLKの下で販売され、 約700mmの好適な厚さを有する有機スピンオンポリ マーである。さらに、バルク低誘電率ILD30は、以 下のものを含むことができる。すなわち、二酸化シリコ ン、ポリイミド、有機シロキサンポリマー、ポリアリル エーテル、炭素または水素ドープのシリケートガラスま たはシルセスキオキサンガラス、スピンオンガラス、フ ッ素化または非フッ素化シリケートガラス、ダイアモン ドライクカーボン、ナノポーラスシリケートまたは有機 シリケートガラスまたはシルセスキオキサンポリマー, または誘電体材料である従来知られた同様の低誘電率材 料である。

【0021】その後、低誘電率材料を有する第1のハー ドマスク層40が、バルク低誘電率ILD30上に付着 される。この第1のハードマスク層は、約10~200 nmの厚さであるが、バルク低誘電率ILD30の厚さ よりも薄い厚さで付着することができる。好適な第1の ハードマスク層は、約50nmの厚さの登録商標BLo Kの下で販売されているアモルファスシリコンカーバイ ドである。第1のハードマスク層に対する第2の好適な 材料(BLoKよりも低い誘電率を有する)は、約50 nmの厚さを有する化学組成物SiCOHに基づく有機 シリケートガラス(OSG)である。この応用に対する SiCOH膜は、広い付着条件で付着することができ、 テトラメチルシクロテトラシロキサン(Si, C, O, 50 H<sub>16</sub>) (TMCTS) およびオクタメチルシクロテトラ

シロキサン (Si, C<sub>8</sub> O, H<sub>24</sub>) (OMCTS) のよ うな種々の前駆物質と合成することができる。前駆物質 の選択にあたって重要な要因は、分子が膜の全ての元素 を含み、また、分子がプラズマ化学蒸着装置(PECV D) 内での処理のために気体中に蒸発できることであ る。好適な前駆物質は、TMCTSである。というの は、TMCTSは、上記要求を満たし、低RF電源で容 易に分解され、従って、PECVDプロセスの際、酸素 ラジカルまたはイオンの形成を最小にするからである。 PECVD付着は、2つのツール構成、すなわち、RF 電力が供給された電極上のウエハ、およびグランドされ た電極上のウエハ実証されている。これら両構成は、同 様の膜特性を有するSiCOHを作製することができ る。これら2つの組のツール構成から、許容できるプロ セス条件が設定されている。前駆物質の形態は、Si-C-O-Hを含む気体分子とすることができるが、好適 には、TMCTSである。前駆物質は、30~750s ccmで流れるが、好適には、100~500sccm である。付着圧力は、約13.3~666.6Pa(1 00~5000mTorr) であり、好適には、約6 6. 6~399. 9Pa (500~3000mTor r)である。付着温度は、約25~450℃であり、好

【0022】次に、好適には、約35nmの厚さのPECVD二酸化シリコンを含む、約10~200nmの厚さの第2のハードマスク層50が、付着される。次に、好適には、約150nmの厚さのPECVDシリコンナイトライドを含む、約10~200nmの厚さを有する第3のハードマスク層60が、付着される。さらに、ハードマスク層40, 50, 60は、PECVDシリコンナイトライド,シリコンカーバイド,アモルファス水素化シリコンカーバイド,シリコンカーバイドナイトライド,のSG、二酸化シリコン,有機シロキサンポリマー,炭素または水素ドープのシリケートガラスまたはシルセスキオキサンガラス,スピンオンガラス(SOG),フッ素化または非フッ素化シリケートガラスを含むことができる。

適には、約100~400℃である。供給されるRF電

源は、約5~400Wである。

【0023】約10~200nm、好適には、約90nmの任意の反射防止被覆層(ARC)70を、ハードマスク層上に付着することができる。次に、約200~1000nm、好適には約500nmの厚さのフォトレジスト層80が、付着され、パターニングされ、転写される。次に、フォトレジスト層80からのイメージが、反射防止被覆層70上に転写され、その後、通常のプラズマエッチング・プロセスを用いて、第3のハードマスク60に転写される。次に、図2に示すように、フォトレジスト層80および反射防止被覆層70が除去され、パターニングされた第3のハードマスク層60を残す。好適に

は、第3のハードマスク層は、0~500sccm (st andard cubic centimeters per minute) OAr. 0~  $500 \operatorname{sccm} \mathcal{O} \operatorname{CO}$ ,  $1 \sim 20 \operatorname{sccm} \operatorname{C}_4 \operatorname{F}_8$ , 0 ~20sccmのO2 の混合物を、0~2000Wの高 周波電源および0~2000Wの低周波電源で、約1. 3~133. 3Pa (約10~1000mTorr) の 圧力で用いて、Fremont, CaliforniaのLam researchCor pからmodel 4520XLで販売されているプラズマ・エッチ ャでエッチングされる。フォトレジストは、1~100 0 s c c m の流量のO2 を、0~2000Wの高周波お よび低周波で、約1.3~133.3Pa (約10~1 000mTorr) 圧力で用いて、除去される。第3の ハードマスク層のプラズマ・エッチングの条件は、第2 のハードマスク層50がエッチングされないように選択 され、同様に、第2のハードマスクが、パターン90形 成後に用いられるフォトレジスト除去プロセスによって 悪影響を受けないように選ばれる。第2のハードマスク 層50は、上述したプロセス(すなわち、ハードマスク ・イメージ転送およびフォトレジスト除去プロセスであ り、これらは、第1のハードマスク層を損傷し、その誘 電率を不所望に増大する)の1つに対して、低誘電率の 第1のハードマスク層40を、露出から保護する。

【0024】図3に示すように、第3のハードマスク層 60内にライン層のイメージ90を形成した後、バイア レベル・フォトリソグラフィを完了する。このバイアレ ベル・フォトリソグラフィは、約10~200nm、好 適には約90nmの厚さを有する反射防止被覆層100 と、約200~1000nm、好適には約500nmの 厚さを有するフォトレジスト層110とを付着する工程 を含む。イメージ120が、フォトレジスト層100に 形成されるが、イメージ90に完全にアラインさせる必 要はない。図4は、通常のプラズマエッチング・プロセ スを用いて、フォトレジスト層110内のイメージを、 反射防止被覆層100、第3, 第2, 第1のハードマス ク層 6 0 , 5 0 , 4 0 を経て、バルク低誘電率 I L D 3 0に転写する状態を示している。好適には、プラズマ・ エッチングは、Santa Clara, CaliforniaのApplied Mat erials Corp. から販売されているプラズマ・エッチャ・ モデルIPSで行われる。0~500sccmのAr,  $0\sim20$  s c c m $\mathcal{O}$ C<sub>4</sub> F<sub>8</sub>,  $0\sim100$  s c c m $\mathcal{O}$ C  $_2$   $F_6$  ,  $0 \! \sim \! 100 \, s \, c \, c \, m \mathcal{O} \, C \, H \, F_3$  ,  $0 \! \sim \! 100 \, s$ c c m  $\mathcal{O}$  C F, ,  $0 \sim 100$  s c c m  $\mathcal{O}$  O<sub>2</sub> ,  $0 \sim 10$  $0~s~c~c~m\mathcal{O}\,N_z$  ,  $0\sim 1~0~0~s~c~c~m\mathcal{O}\,C\,O$  ,  $0\sim 1$ 00sccmのCO2 を、0~1000ワットに設定さ れた内部電源および400~2500ワットに設定され た外部電源で、0~1400ワットにバイアスされて、 約0.1~13.3Pa (約1~100mTorr) の 圧力で用いて、反射防止被覆層100をエッチングす る。ハードマスク層40、50、60およびバルク低誘 50 電率材料30は、以下の条件下で、エッチングされる。

【0025】イメージ120がイメージ90にアラインされていない場合には、イメージ120がすべての3つのハードマスク層60,50,40を経て転写されるように、条件は選ばれることに留意すべきである。このことは、イメージ転写の正確な適合度を保証し、非常に小さいサイズのイメージが転写されるのを阻止する。

【0026】図5は、フォトレジスト層110のイメー ジ120を、バルク低誘電率ILD30に転写して、バ イア125を形成する様子を示す。同時に、フォトレジ スト層110および反射防止被覆層100は、バイア形 成の際にエッチングされる。バイア形成は、Applied Ma terials Corp. により販売されているプラズマ・エッチ ャで、以下の条件下で行うことができる。すなわち、0  $\sim 500 \text{ sccm} \mathcal{O} \text{Ar}, 0 \sim 100 \text{ sccm} \mathcal{O} \text{O}_2$ ,  $0 \sim 1~0~0~s~c~c~m\mathcal{O}\,N_{\scriptscriptstyle 2}$  ,  $0 \sim 1~0~0~s~c~c~m\mathcal{O}\,C$ O,  $0 \sim 100 \text{ sccm} \mathcal{O} \text{CO}_2$ ,  $0 \sim 50 \text{ sccm} \mathcal{O}$  $C_2~H_4$  ,  $0\!\sim\!50\,s\,c\,c\,m\mathcal{O}\,C_2~H_2$  &,  $0\!\sim\!1\,0\,0$ 0ワットに設定された内部電源および400~2500 ワットに設定された外部電源で、0~1400ワットに バイアスされて、約0.1~13.3Pa(約1~10 0mTorr) の圧力で用いる。このような条件は、パ ターン転写の際に、ハードマスク層60,50,40が 除去されないように選ばれる。レベル間誘電体層30内 へのバイア125の形成は、エッチング停止層20まで は進行せず、所定の望ましい距離で停止することに留意 すべきである。

【0027】図6において、通常のプラズマ・エッチング・プロセスを用いて、第1および第2のハードマスク層40,50を経て、ラインレベル・イメージ90が転写される。このようなプラズマ・エッチングは、Applie 40 d Materials Corp. のモデル I P S プラズマ・エッチャで、以下の条件下で行うことができる。 すなわち、0~500sccmのAr,0~20sccmのC4Fs,0~100sccmのCHF3,0~100sccmのCF4,0~100sccmのCHF3,0~100sccmのCF4,0~100sccmのCO2,0~100sccmのCO2,0~100sccmのCO2,0~100sccmのCO3,0~100sccmのCO2,0~100sccmのCO4。Fを、0~1000ワットに設定された内部電源で用いる。このような条件は、ラインレベル・イメージ領域およびバルク低誘電率 I L D 3 0の50

外側の第3のハードマスク層60のエッチングを最小に するように選ばれる。

【0028】次に、図7に示すように、ラインレベル・ イメージ90が、バルク低誘電率ILD30に転写され る。同時に、バイア125が、エッチング停止層20に 達するまで、バルク低誘電率ILD30内に深く転写さ れる。バルク低誘電率ILD30のエッチングは、第3 のハードマスク層60およびエッチング停止層20のエ ッチングを最小にする条件下で行われる。例えば、Appl ied Materials Corp. より販売されているモデルIPS プラズマ・エッチャを用いる場合には、次の条件が好ま しい。すなわち、0~500sccmのAr, 0~10  $0 \text{ sccm} \mathcal{O}O_2$ ,  $0 \sim 1 0 0 \text{ sccm} \mathcal{O}N_2$ ,  $0 \sim 1$  $0.0 \text{ s c c m} \mathcal{O} \text{CO}$ ,  $0 \sim 1.00 \text{ s c c m} \mathcal{O} \text{CO}_2$ , 0 $\sim 50 \text{ sccm} \mathcal{O} C_2 H_4$ ,  $0 \sim 50 \text{ sccm} C_2 H_2$ を、0~1000ワットに設定された内部電源および4 00~2500ワットに設定された外部電源で、0~1 400ワットにバイアスされて、約0.1~13.3P a (約1~100mTorr) の圧力で用いる。

【0029】その後、図8に示すように、バイア125 をエッチング停止層20を経て転写し、基板10上の下 側構造に接触させる。これは、通常のプラズマ・エッチ ングを用いて、以下の条件下で行われる。すなわち、0  $\sim 500 \,\mathrm{sc\,cm} \mathcal{O} \mathrm{Ar}$ ,  $0 \sim 20 \,\mathrm{sc\,cm} \mathcal{O} \mathrm{C}$ , F  $_{8}$  ,  $0\sim100$  s c c m $\mathcal{O}$  C  $_{2}$  F  $_{6}$  ,  $0\sim100$  s c c  $m\mathcal{O}CHF_3$ ,  $0\sim100sccm\mathcal{O}CF_4$ ,  $0\sim10$  $0~s~c~c~m\mathcal{O}O_2$  ,  $0\sim 1~0~0~s~c~c~m\mathcal{O}N_2$  ,  $0\sim 1$  $0.0 \text{ s c c m} \mathcal{O} \text{CO}$ ,  $0 \sim 1.0.0 \text{ s c c m} \mathcal{O} \text{CO}_2$ , 0~100sccmのCH<sub>3</sub> Fを、0~1000ワットに 設定された内部電源および400~2500ワットに設 定された外部電源で、0~1400ワットにバイアスさ れて、約0.1~13.3Pa (約1~100mTor r)の圧力で用いる。このような条件は、第3のハード マスク層60およびバルク低誘電率ILD30のエッチ ングが最小になるように選ばれる。このエッチング停止 に続いて、ドライ (プラズマ) 洗浄プロセス, ウェット 洗浄プロセス、またはこれらの組合せとすることのでき る洗浄プロセスを実行する。ドライ洗浄プロセスは、Ap plied Materials Corp. から販売されているモデルMx Pプラズマ・エッチャにより、以下の条件下で行うこと ができる。すなわち、 $0\sim500sccmoAr$ ,  $0\sim$  $1000\,s\,c\,c\,m\mathcal{O}H_2$  ,  $0\!\sim\!1000\,s\,c\,c\,m\mathcal{O}NH$  $_3$  ,  $0\!\sim\!1\,\,0\,\,0\,\,0\,\,s\,\,c\,\,c\,\,m\mathcal{O}\,N_2$  ,  $0\!\sim\!1\,\,0\,\,0\,\,0\,\,s\,\,c\,\,c$  $m\mathcal{O}\,N_2~H_2$  ,  $0\,{\sim}\,1~0~0~0~s~c~c~m\mathcal{O}\,O_2$  ,  $0\,{\sim}\,1~0$ 00 s c c m O C O, 0 ~ 1 0 0 0 s c c m O C O<sub>2</sub> を、0~1000ワットのRF電力で、0~140ガウ スの磁界内で、約1. 3~133. 3Pa (約10~1 000mTorr) の圧力で用いる。ウェット洗浄は、 Fremont, California のEKC Technologiesにより販売さ れている溶剤EKC525Cuを用いて、技術上既知の 方法で行うことができる。

【0030】図9は、前にエッチングされた開口に、金 属130を付着することによる、構造のメタライゼーシ ョンを示す。メタライゼーションの前に、バイア125 およびライン90内に、ライナ135の材料を付着する ことができる。ライナは、高融点金属(Ta, Ti, W)、高融点金属窒化物(TaN,TiN,WN)、高 融点金属合金(TaSiN)、またはこれら材料の組合 せで、構成することができる。導電層は、銅、アルミニ ウム, タングステン, または銀により構成することがで 10 きる。本発明の好適な一実施例では、導電金属は銅であ り、関連するライナは、窒化タンタル (TaN) の薄 層、タルタル(Ta)の薄層、銅シード層から構成され る。ライナ135を形成する方法は、技術上知られてい る。第2の好適なライナ材料は、CVDプロセスで付着 された窒化チタン (TiN) の薄層, タルタル (Ta) の薄層、銅シード層から構成される。次に、過剰な金属 130およびライナ135は、化学機械平坦化方法 (C MP) によって、図10に示すように、除去される。C MPプロセスは、第3のハードマスク層60および第2 のハードマスク層50を除去するが、低誘電率の第1の ハードマスク層40を除去しない。第1のハードマスク 層40は、もとの場所に残って、信頼性のある半導体デ バイスを保証することが重要である。というのは、CM Pプロセスは、バルク低誘電率 ILD30を損傷し、そ の寿命を低下させるからである。好適なCMPプロセス は、Landersに発行された米国特許第5,67 6,587号明細書(この内容は、本明細書の内容に含 まれる)に開示された2ステップ・プロセスである。こ のプロセスでは、金属130は、ライナ135に対して 選択的な第1のCMPプロセスで除去される。第2のC MPプロセスを用いて、ライナ135を除去する。本発 明の好適な実施例は、第2のCMPプロセスを含む。こ の第2のCMPプロセスは、ライナ135と、第3のハ ードマスク層60および第2のハードマスク層40を除 去するが、第1のハードマスク層40は除去しない。

【0031】CMPプロセスに続いて、導体130およびハードマスク層40が、キャップ材料150で完全に覆われるように、構造をキャップすることが望ましい。キャップ材料150は、その上に作製される他の相互接 40 続層に対して、エッチング停止層として働くことができる。さらに、キャップ材料の層は、金属130に対する拡散バリアとしても働き、相互接続構造内への金属の移動を阻止する。好適なキャップ材料は、窒化シリコンであり、厚さは約10~200nm、好適には約35nmである。バルク低誘電率ILD30上の低誘電率・ハードマスク層40は、キャップ層150の付着の際に、バルク低誘電率ILD30を保護する働きをする。第2の好適なキャップ材料は、BLoK(登録商標)であり、厚さは約10~100nm、好適には約50nmであ 50

る。BLoKの利点は、窒化シリコンよりも誘電率が低いことである。

14

【0032】3層ハードマスクを有し、さらに埋込みエ ッチング停止層を有するデュアル・ダマシン構造を備え る本発明の第2の好適な実施例を、図11および図12 に示す。図11において、バルク低誘電率ILDが、2 つの部分、すなわち約100~2000nmの厚さを有 する下側ILD32と、約100~2000nmの厚さ を有する上側ILD36とに分離されていることを除い て、図1の構造に類似の構造を示す。2つのILD層3 2, 36は、約10~200nmの厚さを有する埋込み エッチング停止層34によって分離されている。バルク 低誘電率ILDの上側部分および下側部分は、同じ材料 である必要はない。上側部分および下側部分は、異なる 材料とすることができ、いくつかの場合には、例えば、 下側ILDとして、強固であるが高誘電率の材料を用い ることによって、機械的強度に対して、バイアレベルで の誘電率の低下をトレードオフするために、2種類の異 なる材料を用いるのが有利である。

【0033】埋込みエッチング停止層34は、第1および第2のハードマスク層40,50の組合せ厚さに比べて、比較的薄く、図6に関して説明した第1および第2のハードマスク層をエッチングするのに用いられる同じ化学物質でエッチングされるように選ばれる。好適には、埋込みエッチング停止層34は、厚さが約15nmのDECVD窒化シリコンであるが、エッチング停止層20について上述した同じ材料とすることができる。他の好適な埋込みエッチング停止層は、TMCTSで付着され、厚さが約15nmであるOSG SiCOHである。埋込みエッチング停止層34は、バルク低誘電率ILDの均一エッチングのための手段を与える。

【0034】図12において、構造は、バイア125が埋込みエッチング停止層34で停止するまで、第1の実施例に関連して説明したと同じように、エッチングれる。エッチングは、埋込みエッチング停止層34を通して、エッチング停止層20まで続く。ILD32の厚さは、ILD36の厚さより大きいので、バイア・エッチングは、バイア125が、下側ILD32を完全に通過してエッチング停止層20に達するまで転写されるように、十分なオーバエッチング(ライン層IDL36上)を含まなければならず、他方、ラインレベル90は、埋込みエッチング停止層34までエッチングされない。前述したエッチングされない。前述したエッチングを計算を形成するために、埋込みエッチング停止層34をエッチングするのにも、用いることができる。

【0035】2層ハードマスクを有するデュアルダマシン構造を備える本発明の第3の実施例を、図13に示す。図13の構造は、第1の低誘電率ハードマスク層4 0が除かれている点を除いては、図1の構造に類似して いる。作製は、次の点を除いて、図1~図10に関連し て説明した作製方法と同様に行われる。すなわち、CM Pプロセスの条件は、ハードマスク層50を構造内に永 久に残しながら、ハードマスク層60が除去されるよう に選ばれる。この構造は、従来技術で知られている構造 に対して多くの利点を有しており、重ね合わせに対する 許容誤差、リソグラフィ再加工能力、高性能、低コス ト、物理的構造の実行可能性を与えながら、有機バルク 低誘電率ILD30の使用を可能にする。この実施例で は、好適な2層ハードマスクは、厚さが約35nmのP ECVD窒化シリコン (ハードマスク層50) と、厚さ が約150nmのPECVD窒化シリコン層(ハードマ スク層60)とを有している。

【0036】図1,図13に示される構造に類似し、埋 込みエッチング停止層をさらに含む2層ハードマスクを 有するデュアルダマシン構造を備える第4の実施例を、 図14に示す。図13のように、低誘電率ハードマスク 層40は、除かれている。しかし、図11に類似するよ うに、バルク低誘電率ILDは、2つの部分、すなわち 埋込みエッチング停止層34によって分離された下側 I LD32と上側ILD36とから構成される。最終構造 内にハードマスク層50を永久に残しながら、ハードマ スク層60を除去する点を除いて、パターニングは、前 述したと同様に行われる。

【0037】3層ハードマスクを有する単一ダマシン構 造を備える第5の実施例において、図15は、バルク低 誘電率ILD30が所望のラインレベルの厚さを有し、 エッチング停止層20が任意である点を除いて、図1の デュアルダマシン構造に類似の構造を示している。フォ トレジスト層80がパターニングされ、エッチングさ れ、そのパターンは、第3のハードマスク層60および 反射防止被覆層70にエッチングされる。第3のハード マスク層60および反射防止被覆層70の不所望な部分 を除去するためのプラズマ・エッチングの条件は、第2 のハードマスク層50が悪影響を受けないように選ばれ る。第2のハードマスク層50の材料は、第3のハード マスク層60をパターニングした後に行われるフォトレ ジスト除去プロセスによって悪影響を受けないように選 ばれる。第2のハードマスク層50は、低誘電率材料よ りなる第1のハードマスク層40を、イメージ90を形 成するハードマスク・イメージ転写のようなプロセスに さらされることから保護し、およびフォトレジスタ除去 プロセスから保護することに留意すべきである。という のは、これら両プロセスは、第1のハードマスク層40 に損傷を与え、誘電率を不所望に増大するからである。 【0038】エッチング・プロセスは、図16に示すよ うに続けられ、パターン・イメージが第2のハードマス ク層50および第1のハードマスク層40に転写され る。パターンは、さらに、図7の工程のように、バルク

るように、任意のエッチング停止層20が用いられるな らば、エッチング停止層は、エッチング除去されるが、 洗浄工程を必要とする。図9に示すように、メタライゼ ーションが行われ、続いてCMPが行われて、過剰な金 属を除去する。

16

【0039】2層ハードディスクを有する単一ダマシン 構造を備える図17に示す第6の実施例では、低誘電率 ハードマスク層40内の構造が除かれており、エッチン グ停止層20を有してもよく、あるいは有さなくてもよ い。好適には、有機スピンオン・ポリマSiLK (登録 商標)よりなるバルク低誘電率ILD30は、基板10 およびエッチング停止層(もし、存在するならば)上に 付着される。バルク低誘電率ILD30上で、好適には 厚さが約35nmのPECVD窒化シリコンを含む第1 のハードマスク層50と、好適には厚さが約150nm のPECVD二酸化シリコンを含む第2のハードマスク 層60と、反射防止被覆層70と、フォトレジスト層8 0とを除去する。次に、前述したように、構造をパター ニングして、エッチングし、メタライゼーションで充て んし、平坦化する。

【0040】図18に示す2層ハードマスクを有する単 ーダマシン構造を備える第7の実施例において、第3の ハードマスク層60を除いて、性能上いくつかの改善を 行った。図18の構造は、エッチング停止層20を有す るかあるいは有さない基板10と、好適には有機スピン オン・ポリマSiLK(登録商標)を含むバルク低誘電 率ILD30と、約50nm厚さのアモルファス水素化 シリコンカーバイドまたは約50nmの厚さのTMCT Sで付着されたSiCOHのようなOSGを含む第1の ハードマスク層40と、約70nmの厚さを有するPE CVD窒化シリコンを含む第2のハードマスク層50と を備えている。構造は、前述した本発明に従って、再 び、パターニングし、エッチングして、メタライゼーシ ョンで充てんし、平坦化する。図19に示すように、フ オトレジスト層80内のパターン200は、初めに、通 常のプラズマ・エッチング・プロセスで、反射防止被覆 層70上に転写される。次に、第2のハードマスク層5 0および低誘電率ハードマスク層40が、次のようなプ ロセスでエッチングされる。すなわち、両方の膜をエッ チング除去して、ハードマスク材料に傾斜を形成し、フ オトレジスト・パターン・サイズが、第2の微小イメー ジ210としてハードマスク層に転写されるようにす る。第2のイメージ210が、第1のイメージより大き いか、あるいは等しいときにも、この方法および構造は 依然として有効であるが、第2のイメージ200をより 小さくすることに対して利点がある。より小さなフィー チャは、互いに短絡して、デバイス障害を生じさせそう にはないが、フィーチャ間の分離を大きくすることは、 フィーチャ間の容量性結合を減少させる。反射防止被覆 低誘電率ILD30にエッチングされる。図8に示され 50 層70は、Applied Materials Corp.から販売されてい

【0041】より小さい第2のイメージ210は、ハードマスク層40,50から、バルク低誘電率レベル間誘電体30に転写される。フォトレジスト層80および反射防止被覆層70は、バルク低誘電率ILD30のエッチングの際に、あるいは別個のプロセス工程として、除去することができる。エッチング停止層20が存在するならば、エッチング停止層は、エッチング除去され、続いて前述したように洗浄プロセスが行われる。メタライゼーションおよび平坦化は、図9で前述したように行われる。この実施例では、フォトレジスト80および反射防止被覆材料は、低誘電率レベル間誘電体材料のプラズマ・エッチングの際に、所望に除去されることに留意することは重要である。

【0042】本発明を、特定の好適な実施例に基づいて 説明したが、前述した記載から、当業者であれば、多く の変形、変更が可能なことは明らかである。したがっ て、本発明は、本発明の範囲および趣旨の範囲内のいか なる変形、変更をも含むものである。

【0043】まとめとして、本発明の構成に関して以下の事項を開示する。

(1) 半導体材料上の低誘電率層を、半導体材料の処理の際に保護する方法であって、半導体材料よりなる基板と、前記基板上に任意のエッチング停止層とを設ける工程と、前記半導体材料上に、バルク低誘電率材料を付着する工程と、前記バルク低誘電率材料上に、低誘電率材料上に、低誘電率材料よりなる第1のハードマスク層を付着する工程と、前記第1のハードマスク層上に設けられる犠牲的な第2のハードマスク層を付着する工程と、前記半導体材料,前 40記ハードマスク層,および前記バルク低誘電率材料を連続処理する工程と、前記第2のハードマスク層を除去し、前記バルク低誘電率材料上の前記第1のハードマスク層を永久に残す工程とを含み、前記第1のハードマスク層の材料が、前記バルク低誘電体材料を保護して、連続処理の際にその誘電率の変化を実質的に防ぐようにする、方法。

(2) 第1のハードマスク層を付着する工程は、約2. 5~8. 0の誘電率を有する低誘電率材料を付着する工程を含む、上記(1)に記載の方法。 (3) 前記第1および第2のハードマスク層を付着する 工程は、シリコンナイトライド、シリコンカーバイド、 アモルファス水素化シリコンカーバイド、シリコンカー バイドナイトライド、有機シリケートガラス、シリコン リッチオキサイド、二酸化シリコン、テトラエチルオル トシリケート、ホスホシリケート、有機シロキサンポリ マー、炭素ドープシリケートガラス、水素ドープシリケートガラス、シルセスキオキサンガラス、スピンオンガ ラス、またはフッ素化シリケートガラスを付着する工程 10 を含む、上記(2)に記載の方法。

18

- (4) 第1のハードマスク層を付着する工程は、約10  $\sim$  200 n mの厚さを有する第1のハードマスク層を付着する工程を含む、上記(1)に記載の方法。
- (5) 犠牲的な第2のハードマスク層上に犠牲的な第3のハードマスク層を付着する工程をさらに含み、前記第3のハードマスク層は、連続処理の際に除去される、上記(1) に記載の方法。
- (6)相互接続構造を作製する前記連続処理の工程は、ハードマスク層内およびバルク低誘電率材料内に、開口を形成する工程と、このような開口を金属で充填する工程とを含み、前記基板から前記第1のハードマスク層上の領域への導電接続部を作製する、上記(1)に記載の方法。
- (7) 前記相互接続構造内の過剰の金属を除去するための化学機械研磨工程をさらに含み、前記バルク低誘電率材料を、前記第1のハードマスク層によって、誘電率の不所望な増大、漏洩の不所望な増大、およびスクラッチングによる歩留まりの減少から保護する、上記(6)に記載の方法。
- (8)前記第1および第2のハードマスク層を付着する 工程は、1種類の前駆物質材料を用い、異なる誘電率を 有する2つの膜を与えるために、付着条件を変える単一 の付着工程を含む、上記(1)に記載の方法。
  - (9) 前記半導体材料の連続処理工程の際、前記バルク 低誘電率材料は、露出されない、上記(1) に記載の方 法。
  - (10) 前記バルク低誘電率材料内に、前記バルク低誘電率材料を、下部と上部とに分離する埋込みエッチング停止層を設ける工程をさらに含む、上記(1)に記載の方法。
  - (11) 前記バルク低誘電率材料内に、埋込みエッチング停止層を設ける工程において、前記バルク低誘電率材料は、上部と異なる組成を有する下部を含む、上記(10)に記載の方法。
- (12)相互接続構造を形成する方法であって、半導体基板を設ける工程と、前記半導体基板上に、バルク誘電体材料を付着する工程と、前記バルク誘電体材料の誘電率にほぼ同じ誘電率を有する第1のハードマスク層を付着する工程と、前記第1のハードマスク層上に、第2のハードマスク層を付着する工程と、前記第2のハードマ

スク層上に、第3のハードマスク層を付着する工程と、 前記ハードマスク層および前記バルク誘電体材料を経る 1つ以上のバイアをエッチングする工程と、前記バイア に導電材料を付着する工程と、過剰の前記導電材料を 前記第3および第2のハードマスク層が同時に除去され る化学機械平坦化によって除去する工程と、第1のハー ドマスク層を残す工程とを含む、方法。

- (13) 前記半導体基板と前記バルク誘電体材料との間 にエッチング停止層を設ける工程をさらに含み、1つ以 上のバイアをエッチングする際、前記エッチング停止層 をエッチング除去する工程と、前記バイアに導電材料を 付着する前に、前記バイアを洗浄する工程と含む、上記 (12) に記載の方法。
- (14) 前記バルク誘電体材料内に埋込エッチング停止 層を設ける工程をさらに含み、これにより、前記バルク 誘電体材料を、下部と上部とに分離する、上記 (12) に記載の方法。
- (15) 前記バルク低誘電率材料内に埋込エッチング停 止層を設ける工程において、前記バルク低誘電率材料 は、上部と異なる組成を有する下部を含む、上記 (1 4) に記載の方法。
- (16) 前記バルク誘電率材料内に埋込エッチング停止 層を設ける工程は、前記バルク誘電体材料を、下部と上 部とに分離する工程を含み、前記上部は、前記下部より も厚く、1つ以上のバイアをエッチングする前記工程 は、前記バルク誘電体材料の上部内の1つ以上のバイア を、前記埋込エッチング停止層までエッチングする工程 と、前記埋込エッチング停止層の一部を除去する工程 と、前記バルク誘電体材料の下部をエッチングする工程 とを含む、上記(14)に記載の方法。
- (17) 前記バイアに導電材料を付着する前記工程の前 に、前記バイアに拡散バリア材料を付着する工程をさら に含む、上記(12)に記載の方法。
- (18) 前記第1, 第2, および第3のハードマスク層 を付着する前記工程は、前記ハードマスク層の誘電率を 変えるために、付着条件を変えながら、1種類の前駆物 質を用いるような単一の付着工程で行う、上記(12) に記載の方法。
- (19) 前記ハードマスク層を経て、前記バルク誘電体 材料まで、1つ以上のラインをエッチングする工程をさ らに含む、上記(12)に記載の方法。
- (20) バルク誘電体材料が、誘電率の不所望な変化か ら保護される中間半導体デバイスであって、基板と、前 記基板上に設けられたバルク誘電体材料と、前記バルク 誘電体材料上に設けられ、前記バルク誘電体とほぼ同じ 誘電率を有する第1のハードマスク層と、前記中間半導 体デバイス内に相互接続構造を形成する際に除去される ようにした第2のハードマスク層とを備えた、中間半導 体デバイス。

のハードマスク層をさらに備え、前記第3のハードマス ク層が、前記中間半導体デバイス内に相互接続構造を形 成する際に除去されるようにした、上記(20)に記載 の中間半導体デバイス。

- (22) 前記基板と前記バルク誘電体材料との間に設け られたエッチング停止層をさらに備えた、上記(20) に記載の中間半導体デバイス。
- (23) 前記バルク誘電体材料を上部と下部とに分離す る埋込エッチング停止層をさらに備え、前記埋込エッチ ング停止層が、前記バルク誘電体材料の連続エッチング の際に、均一な深さを与えるようにした、上記 (20) に記載の中間半導体デバイス。
- (24) 相互接続構造を有する半導体基板であって、基 板と、前記基板上に設けられたバルク誘電体材料と、前 記バルク誘電体材料を、連続処理の際の前記バルク誘電 体材料の誘電率の不所望な変化から保護するために、前 記バルク誘電体材料とほぼ同じ誘電率を有する材料より なる第1のハードマスク層と、前記第1のハードマスク 層上の領域から、前記第1のハードマスク層および前記 20 バルク低誘電体材料内に形成された開口を経て、前記基 板内のコンタクトデバイスまで延びる相互接続構造とを 備えた、半導体基板。
  - (25) 前記ハードマスク層は、約2.5~約8.0の 誘電率を有する、上記(24)に記載の半導体基板。
  - (26) 前記ハードマスク層は、シリコンナイトライ ド、アモルファス水素化シリコンカーバイド、シリコン カーバイド、シリコンカーバイドナイトライド、有機シ リケートガラス、シリコンリッチオキサイド、二酸化シ リコン, テトラエチルオルトシリケート, ホスホシリケ ートガラス、有機シロキサンポリマー、炭素ドープシリ ケートガラス、水素ドープシリケートガラス、シルセス キオキサンガラス、スピンオンガラス、またはフッ素化 シリケートガラスを含む、上記 (24) に記載の半導体 基板。
  - (27) 前記ハードマスク層は、約10~200nmの 厚さを有する、上記(24)に記載の半導体基板。
  - (28) 第2のハードマスク層が、前記第1のハードマ スク層上に付着され、前記第2のハードマスク層が、相 互接続構造の形成の際に除去され、前記デバイス内に前 記第1のハードマスク層を永久に残す、上記(24)に 記載の半導体基板。
  - (29) 第2および第3のハードマスク層が、前記第1 のハードマスク層上に付着され、前記第2および第3の ハードマスク層は、前記相互接続構造の形成の際に除去 され、前記デバイス内に前記第1のハードマスク層を永 久に残す、上記(28)に記載の半導体基板。
- (30) 前記相互接続構造は、前記基板から前記第1の ハードマスク層上の領域まで導電接続部を作製するため に、前記ハードマスク層内および前記バルク低誘電率材 (21) 前記第2のハードマスク層上に設けられた第3 50 料内に、金属で充填された開口を有する、上記(28)

に記載の半導体基板。

#### 【図面の簡単な説明】

【図1】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図2】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図3】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図4】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図5】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図6】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図7】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図8】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図9】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図10】本発明の第1の好適な実施例に従って、3層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図11】本発明の第2の好適な実施例に従って、3層ハードマスクおよび埋込エッチング停止層を有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図12】本発明の第2の好適な実施例に従って、3層ハードマスクおよび埋込エッチング停止層を有するデュアルダマシン構造を用いて相互接続構造を形成する方法

を説明する半導体デバイスの断面図である。

【図13】本発明の第3の好適な実施例に従って、2層ハードマスクを有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図14】本発明の第4の好適な実施例に従って、2層ハードマスクおよび埋込エッチング停止層を有するデュアルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

10 【図15】本発明の第5の好適な実施例に従って、3層 ハードマスクを有するシングルダマシン構造を用いて相 互接続構造を形成する方法を説明する半導体デバイスの 断面図である。

【図16】本発明の第5の好適な実施例に従って、3層ハードマスクを有するシングルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図17】本発明の第6の好適な実施例に従って、2層 ハードマスクを有するシングルダマシン構造を用いて相 互接続構造を形成する方法を説明する半導体デバイスの 断面図である。


【図18】本発明の第7の好適な実施例に従って、2層ハードマスクを有するシングルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。

【図19】本発明の第7の好適な実施例に従って、2層ハードマスクを有するシングルダマシン構造を用いて相互接続構造を形成する方法を説明する半導体デバイスの断面図である。


30 【図20】本発明の第7の好適な実施例に従って、2層 ハードマスクを有するシングルダマシン構造を用いて相 互接続構造を形成する方法を説明する半導体デバイスの 断面図である。

## 【符号の説明】

- 10 基板
- 20 エッチング停止層
- 30 バルク低誘電率 ILD
- 32, 36 ILD
- 34 埋込みエッチング停止層
- 40 第1のハードマスク層
- 50 第2のハードマスク層
- 60 第3のハードマスク層
- 70, 100 反射防止膜層 (ARC)
- 80,110 フォトレジスト層
- 90, 120, 200, 210 イメージ
- 125 バイア
- 130 金属
- 135 ライナ
- 150 キャップ層



**BEST AVAILABLE COPY** 



#### フロントページの続き

(72)発明者 ティモシー・ジェイ・ダルトン アメリカ合衆国 06877 コネチカット州 リッジフィールド サラ ビショップ ロード 72

(72)発明者 クリストファー・ブイ・ジャーネス アメリカ合衆国 07458 ニュージャージ 一州 アッパー サドル リヴァー サン ライズ レーン 7

(72)発明者 ジョイス・シー・リュー アメリカ合衆国 12533 ニューヨーク州 ホープウェル ジャンクション チェル シー コブ ディーアール サウス 1007 (72)発明者 サンパス・プルショサマン アメリカ合衆国 10598 ニューヨーク州 ヨークタウン ハイツ ラヴォワ コー ト 2075 Fターム(参考) 4M104 AA01 DD08 DD15 DD16 DD17 DD19 DD20 EE12 EE20 HH05 HH20 5F033 HH08 HH11 HH14 HH18 HH19 HH21 HH32 HH33 JJ01 JJ08 JJ11 JJ14 JJ18 JJ19 JJ21 JJ32 JJ33 KK01 MM02 MM12 MM13 NN06 NN07 QQ02 QQ09 QQ10 QQ12 QQ25 QQ28 QQ34 QQ37 RR01 RR04 RR06 RR11 RR23 RR25 RR26 SS15 TT04 WW02 WW09 XX24 XX28 XX34 5F058 BD02 BD04 BD07 BD10 BF25 BH12